Інші праці КТСЛ ДІІТ (раніше КУЕР (ДІІТ)
Permanent URI for this collection
ENG: Other Works DTSL DIIT (before DMOWRT DIIT)
Browse
Browsing Інші праці КТСЛ ДІІТ (раніше КУЕР (ДІІТ) by Author "Вернигора, Роман Витальевич"
Now showing 1 - 3 of 3
Results Per Page
Sort Options
Item Анализ эксплуатационной надежности железнодорожных станций на основе имитационного моделирования в AnyLogic(Приазовський державний технічний університет, Маріуполь, 2021) Вернигора, Роман Витальевич; Малашкин, Вячеслав Витальевич; Окороков, Андрей Михайлович; Золотаревская, Ольга АлександровнаRUS: В докладе рассматривается имитационная модель железнодорожной станции, построенная в AnyLogic на основе дискретно-событийной парадигмы. Модель станции использовалась для оценки мероприятий, направленных на повышение надежности работы станции и ее элементов.Item Модели, методы и алгоритмы автоматизированного проектирования железнодорожных станций(Маковецкий Ю. В., Днепропетровск, 2010) Бобровский, Владимир Ильич; Козаченко, Дмитрий Николаевич; Вернигора, Роман Витальевич; Малашкин, Вячеслав ВитальевичRUS: Монография посвящена вопросам автоматизации проектирования путевого развития железнодорожных станций. Книга предназначена для ученых, инженеров, аспирантов, студентов высших учебных заведений железнодорожного транспорта.Item Функциональное моделирование работы железнодорожных станций(Днепропетровский национальный университет железнодорожного транспорта имени академика В. Лазаряна, Днепропетровск, 2015) Бобровский, Владимир Ильич; Козаченко, Дмитрий Николаевич; Вернигора, Роман Витальевич; Малашкин, Вячеслав ВитальевичRUS: Монография посвящена вопросам разработки функциональных моделей железнодорожных станций и их использования при выполнении исследований по совершенствованию технико-технологических параметров станций. Для ученых, инженеров, аспирантов, студентов высших учебных заведений железнодорожного транспорта.